IC layout floor plan的問題，透過圖書和論文來找解法和答案更準確安心。 我們查出實價登入價格、格局平面圖和買賣資訊

應用於即時定位追蹤之低複雜度濾波演算法與晶片設計

為了解決IC layout floor plan的問題，作者陳威廷 這樣論述：

本論文提出一種應用於即時定位追蹤低複雜度的濾波演算法，並實現晶片設計。為了達到低複雜度和即時的需求，因此提出了以卡爾曼濾波器(Kalman Filter, KF)為基礎設計出來的低複雜的即時定位追蹤演算法，卡爾曼濾波器本身具有追蹤、預測等功能，可以將定位修正為更精準的結果。但在卡爾曼濾波器演算法的計算過程中，每次的迭代往往需要進行卡爾曼增益(Kalman Gain, KG)繁瑣且複雜的計算，不管是對於軟體或是硬體都十分的佔用資源，因此我們利用alpha-beta (α-β)濾波演算法中卡爾曼增益在經過數次迭代(iteration)後會逐漸平衡的這項特性，提出了一種以低成本、高效率為基礎設計的

降低複雜度的濾波演算法，此演算法利用依據環境變異而決定使用DKF (Difference Kalman Filter)或PKF (Percentage Kalman Filter) ，DKF和PKF即是根據不同條件判斷而產生的演算法，不僅僅能夠大幅降低運算時間和複雜度，也能將原本演算法的電路面積進行大幅縮減。此演算法有大量矩陣運算，在硬體計算過程中，將矩陣拆解後進行晶片設計，係數皆使用2的倍數來進行運算，即可使用移位器取代乘法器和除法器，大幅的降低複雜度和電路面積，且同時處理浮點數(floating-point number)問題，並實現在現場可程式設計閘陣列(field programmab

le gate array, FPGA)上進行電路功能驗證後，最後進行晶片下線(tape-out)。本論文所提出演算法使用台灣半導體研究中心(Taiwan Semiconductor Research Institute, TSRI)所提供的TSMC 0.18μm CMOS元件庫，於SYNOPSYS的Design Vision中使用電子設計自動化(Electronic design automation, EDA)來實現超大型積體電路設計(very large scale integration circuit, VLSI )，電路運作頻率83.33MHz、邏輯閘數(gate count) 2

2.84k和功率消耗為3.86mW，晶片面積為582.63 μm × 580.23 μm。

用迭代求解多目標的設施佈置和廣義指派問 題：真實世界中的應用

為了解決IC layout floor plan的問題，作者王永明 這樣論述：

IC製造商使用高度自動化的生產來滿足不可預測的需求模式。為了確保遵守調度計畫的日常約束，工作層管理人員需要集中精力減少操作員的總工作時間，同時確保平衡的工作量。到目前為止，大多數研究都只專注於分別尋找佈局設計或操作員分配的新演算法。這項研究為實際應用提供了一種新的反覆運算方法，該方法要求通過同時動態地優化設施佈局和操作員分配問題來滿足日後需求的整體解決方案。根據實際應用程式的獨特特性，設計了時間成本來衡量不同佈局設計和操作員分配下的操作員生產率。與輸送量指標相比，可以使用歷史資料或預期的調度計畫輕鬆得出時間成本，從而為現場調整和定期更新提供了極大的靈活性。時間成本度量標準考慮了操作員活動的不

同組成部分（例如裝載和卸載，修復測試錯誤和行走）以及由於基於非排隊的機器干擾而導致的生產力損失。引入了工作負載平衡的懲罰項，以找到系統範圍的生產率與操作員之間工作負載相等之間的權衡。優化分為獨立的佈局和分配階段。在佈局階段，使用CRAFT演算法找到改進的解決方案，而在分配階段，使用遺傳演算法。然後，這兩個階段將反覆運算運行，以為佈局設計和操作員分配提供最終解決方案。這項研究的方法和框架可以輕鬆地適應其他類型設施中的類似問題以及不同的調度計畫。